3. HISTORY/ BACKGROUND
3.5 T HE APOSTASY OF SOVEREIGNTY ?
A exposição do transistor de P3HT à umidade e O2 possui como principal consequência o
aumento da corrente de corte (Ioff). De acordo com a Figura 4.48, apesar da amostra ter sido mantida em uma dessecadora por 4 dias, observou-se um aumento de 86 % de Ioff e, apenas, 2,5 % de Ion em TFT com L = 2,5 μm, implicando em um decréscimo de 45 % da modulação de corrente (Ion/off). Por sua vez, FET pode aumentar até 166 %, enquanto que VT, apenas 14,5 %. Tal fenômeno é
reportado na literatura, principalmente por dopagem de P3HT devido ao O2 da atmosfera [133,
186]. Dentre as principais consequências, estão a diminuição da modulação de corrente e, consequentemente, a redução do efeito transistivo. A retirada da amostra da dessecadora implicou em uma aceleração da degradação, observada pelo aumento da inclinação de Ioff na Figura 4.48.e entre 96 e 264 h em relação aos dias iniciais. A mobilidade FET tendeu a estabilizar e,
posteriormente, decrescer, assim como VT e Ion que apresentaram máximo de até 54 e 62 %, respectivamente. Por este motivo, carregou-se as amostras em um sistema de alto vácuo por 24 h e observou-se a recuperação parcial do desempenho do transistor. No entanto, após expor novamente a amostra à atmosfera, observou-se o comportamento inicial de dopagem devido ao O2,
sendo que, após 350 h, inclusive Ion apresentou um patamar e decresceu. A curva característica ID
x VGS apresenta praticamente modulação nula após 364 h. Enquanto Ioff aumenta 460 %, Ion decresce apenas 41 %. Este resultado confirma o papel do O2 como dopante redox, afetando principalmente
Ioff do transistor [133]. Esta dopagem involuntária de P3HT está normalmente no interval de 1016 a 2×2017 cm-3 e também ocasiona o aumento de
FET. Por este motivo, há condução de cargas entre
fonte e dreno mesmo para VGS mais positivo que VT, cujo valor é de +20 V nestes dispositivos [149,
196]. De acordo com estas afirmações, após um período de bombeamento em câmara de vácuo na Figura 4.48.c, FET decresceu de 15 a 30 %.
A degradação elétrica durante os cinco dias iniciais, que não pôde ser observada na amostra previamente citada, é apresentada na Figura 4.49 para amostra processada segundo os mesmos parâmetros de fabricação da anterior. Neste caso, o comportamento inicial de dopagem na mobilidade dos portadores de carga ocorreu nas primeiras 60 h, sendo que a degradação se sobressaiu após esse período. A mobilidade é aparentemente constante, atingindo variação máxima de ±20 %. A tensão de limiar aumenta continuamente e atinge 19 % na primeira semana. A corrente de dreno Ion, por sua vez, atinge o máximo de 23 % e apresenta comportamento no tempo similar ao de FET, enquanto que Ioff se destaca novamente com aumento contínuo até atingir 123 % após cinco dias da fabricação. A degradação da modulação de corrente Ion/off acompanha a tendência de Ioff, atingindo um decréscimo de 60 % no período estudado. De acordo com este estudo, pode-se observar que a degradacao dos parâmetros elétricos do transistor está relacionada à exposição à atmosfera, pois houve o retardamento da mesma ao armazenar a amostra em dessecadora. Apesar do aumento significativo da mobilidade, os outros parâmetros apresentam em 96 h de dessecadora uma variação semelhante ao da segunda amostra estudada após 24 h de exposição.
Enquanto o filme anterior de P3HT espesso 79 – 86 nm foi processado sobre SiO2, um filme
de mesma espessura foi estudado em TFTs top gate com PMMA segundo o procedimento B da Tabela 3.7. O objetivo de observar o encapsulamento da área ativa pelos filmes dielétrico e condutor de porta foi prejudicado pela baixa modulação de corrente, que passou de ~ 50 sobre SiO2
a 7,5 sob PMMA. Dentre os principais motivos, estão o aumento de L de ~ 5 a 26 μm e xi de ~ 200 a 500 nm. Além do alto valor da espessura do filme semicondutor que já impacta de forma negativa
em Ion/off, conforme visto na Seção 5.1. Apesar disso, o desempenho desses transistores top gate no
tempo é semelhante aos da Figura 4.48. Após 24 h, há um aumento significativo tanto de Ion quanto de Ioff, perto do máximo atingido no período de monitoramento, porém ambos os parâmetros estão estáveis em 432 h. Nesses dispositivos, FET permanece estável após 24 h e lentamente atinge o maximo de 6 % entre 144 e 168 h após finalizar a fabricação, decrescendo até 37,5% após 432 h. Por sua vez, VT atinge até 187 % de aumento após 24 h e um máximo de 400 % no período. Em 24
h, VT alcança 47 % do aumento total, enquanto que Ioff 57 % de 367 %, Ion 63 % de 58 % e Ion/off 80 % de -61,5 %. De modo geral, observou-se novamente que Ion acompanha a degradação de FET, variando de forma semelhante e percentualmente inferior a Ioff. Por sua vez, Ionoff acompanha Ioff, porém é inversamente proporcional. Enquanto que VT aumenta significativamente pois, o filme
sendo demasiado espesso, sua dopagem pela atmosfera tende a transformar o dispositivo em um resistor através do aumento de Ioff e diminuição de Ion. Assim como visto na Figura 4.48.a e na Figura 4.50.a, a modulação tende a desaparecer, forçando VT a infinito.
Assim como visto na Seção 5.1, resultados anteriores de Jia e colaboradores [177] em TFTs bottom gate demonstram que Ion/off em canais de L ≥ 10 μm dependem siginificativamente da espessura do semicondutor para d < 60 nm. Gburek e Wagner [179], por sua vez, demonstraram que Ioff pode aumentar uma ordem de grandeza ao variar d de 21 a 216 nm em TFTs top gate flexíveis. No entanto, filmes nanométricos ainda mais finos de P3HT podem apresentar maior desordem e menor mobilidade. Segundo Park e colaboradores [197], este decréscimo aparente pode ser consequêcia de uma maior resistência série, principalmente, se d ≤ 6 nm. De acordo com esses estudos, filmes finos de P3HT – 24 nm sobre SiO2 e 55 nm sob PMMA – foram processados
segundo o procedimento C da Tabela 3.7 com o intuito de aumentar a modulação de corrente e acompanhar melhor a degradação. Neste caso, após 24 h, TFTs bottom gate da Figura 4.51 apresentam apenas sutis alterações na curva ID x VGS, consequência de um aumento de 16 % de Ion e 30 % de FET. No entanto, assim como observado em filmes mais espessos, o efeito transistivo diminui nitidamente após 888 h da fabricação, devido ao aumento de Ioff. Em 24 h, FET assim como Ion atingem seu valor máximo de 30 e 16 %, respectivamente, enquanto que Ioff aumenta 20 % da variação total de 451 % e Ion/off 44 % de -89 %. Por sua vez, VT oscila mas tende a aumentar
continuamente até 32 % em 888 h. Dispositivos top gate, apesar da espessura de semicondutor superior e menor modulação, apresentaram um perfil de degradação semelhante, porém defasado de 120 h. Neste caso, após esse intervalo de tempo, FET assim como Ion atingem seu valor máximo de 26 e 78 %, respectivamente, enquanto que Ioff aumenta 40 % da variação total de 230 % e Ion/off 43 % de -47 %. Por sua vez, VT tende a aumentar continuamente até 350 % em 576 h. Segundo
Nayak e colaboradores [186], a função trabalho do P3HT investigada através de uma ponta de prova Kelvin atinge o máximo de variação (~ 0,23 eV) em apenas 25 min após exposição a fluxo contínuo de O2 em uma câmara de gases. A desdopagem, por sua vez, pode ser realizada através
de tratamento a 140 ºC a ~10-5 Torr ou em atmosfera de N
do semicondutor, o retardo temporal na degradação de TFTs top gate é, provavelmente, consequência do encapsulamento pelos filmes de PMMA e ouro da porta. Além disso, há um aumento na qualidade de interface dilétrico/semicondutor com o emprego de PMMA, demonstrada através da histerese em VT entre as curvas ID x VGS direta e reversa. Enquanto que TFTs bottom
gate sobre SiO2 possuem histerese de -5,1 a -8,3 V, dispositivos top gate apresentam apenas -0,7 a
-3,4 V. Isto corresponde a uma diminuição de HF de 22,9 – 25,3 a 3,1 – 7,6 % ao alterar dielétrico e estrutura do TFT. Gu, Kane e Mau [198] demonstraram que cargas aprisionadas no dielétrico ou na interface com o semicondutor estariam na origem de um valor não-nulo de VT, assim como
armadilhas no semicondutor que sejam rapidamente preenchidas e lentamente esvaziadas. Kim et al. [199], por sua vez, relacionaram estas variações em VT à polarização do dielétrico e cargas
móveis em seu interior. Segundo artigo de revisão de Egginger et al. [70], VT < 0 V está
relacionado a cargas aprisionadas no semicondutor e, principalmente, próximas ao canal, enquanto que VT > 0 V é normalmente ocasionado por íons móveis no dielétrico ou por polarização deste
último. Visto que o óxido de porta inorgânico possui uma baixa densidade de cargas efetivas (Nss = (4,7 ± 1,1)x1011 1/cm2) e de armadilhas de interface com o Si (N
it = 1,9x1011 1/eVcm2) [139], acredita-se que a menor histerese em módulo com PMMA seja consequência de uma redução em Nit no P3HT próximo ao canal. Embora exista essa diferença entre TFTs bottom gate e top gate, os efeitos da exposicão à atmosfera nos parâmetros elétricos do transistor para um intervalo inferior a 600 h foram comparáveis entre todos os dispositivos apresentados até este momento.
Uma última análise com dispositivos bottom gate sobre SiO2 foi realizada segundo o
procedimento D da Tabela 3.7. Apesar de Ion/off ser igual a 623 no filme espesso 48 nm contra apenas 30 em 85 nm, a degradação das curvas de corrente ID x VGS é semelhante, assim como para
todos os outros parâmetros monitorados durante 696 h. Há uma tendência de aproximação destes parâmetros entre filmes finos e espessos após a degradação. Por exemplo, a corrente Ioff inicial com o filme mais espesso é 32,6 vezes maior, enquanto que, após 696 h, tal diferença cai para 6,3. O mesmo ocorre para Ion/off que se reduz de 20,7 a apenas 3,3 vezes após 696 h. No caso de FET, Ion e VT, os valores são quase idênticos e permanecem comparáveis durante todo o estudo. Um resumo
da variação dos principais parâmetros elétricos de TFTs bottom gate ao longo do tempo é apresentado na Tabela 5.2.
O encapsulamento de transistores top gate com vidro e epóxi segundo o procedimento E da Tabela 3.7 comprovou o fato da exposição à atmosfera degradar a modulação de corrente mesmo
na presença de filmes de PMMA e ouro de porta sobre a área ativa. De acordo com a Figura 4.55.a, a curva ID x VGS inicial de ambos os dispositivos, assim como os efeitos da degradação são muito
diferentes. Enquanto os TFTs encapsulados em ambiente inerte apresentam Ion/off inicial de 34 e pouca alteração na curva após 2376 h, a ausência do mesmo faz Ion/off despencar a 4,5 e tanto Ion/off quanto VT se alteram drasticamente ao término deste estudo. Além disso, uma alteração
significativa no desempenho de TFTs encapsulados só ocorreu após 1000 h da fabricação. Em estudo de Abdou e colaboradores [192], observou-se que a condutividade do P3HT aumenta uma ordem de grandeza ao expor o filme a O2 em relação a medidas realizadas em vácuo. Na Figura
4.56, Ioff passa de 35 – 40 a 3,2 – 3,6 ao encapsular em ambiente inerte.
Tabela 5.2 – Quadro quantitativo da variação dos parâmetros elétricos de TFTs bottom gate de P3HT ao longo do
tempo, expondo à umidade e O2, mas abrigando da luz ambiente.
Intervalo de tempo (h) Procedimento Tabela 3.7 d (nm)
Máximo de variação dos parâmetros elétricos (%)
μ
FET VT Ion Ioff Ion/off
24 A C D 79 24 48 85 16 30 1 2,6 15 - 29* 100 31 23 16 0 9,4 110 89 381 125 - 42 - 39 -79 -52 84 A 79 -19 19 - 14 123 - 60 696 D 48 85 -35 -34 258 147 -22 -5,4 2560 416 -97 -82 888 C 24 - 43 32 - 38 451 - 89
* Parâmetro flutuou entre valores positivos e negativos nos primeiros dias de medição. Fonte: Cavallari (2014)
Diferentemente de TFTs bottom gate, Ion/off de ambos os tipos de amostra estudados começaram a aumentar após 300 h. Tal observação não havia sido possível nos estudos anteriores com transistores top gate, pois o intervalo de monitoramento foi de apenas algumas centenas de horas e a espessura dos filmes era superior, ou seja, apresentando modulação de corrente extremamente baixa. Apesar de pouco visível nas curvas ID x VGS com encapsulamento, um
aumento superior a 100 % em Ion/off está presente para ambos as amostras após 2376 h.Dispositivos top gate sem encapsulamento apresentaram novamente um perfil de degradação de FET e Ion comparável aos bottom gate, porém defasado de 144 h neste caso. Após esse intervalo de tempo,
tais parâmetros atingem o valor máximo de 24 e 27 %, respectivamente. Após 2376 h, FET, Ion e Ioff diminuem -21, -48 e -79 %, respectivamente, enquanto que Ion/off aumenta 144 %. Já TFTs encapsulados apresentam um aumento de quase todos os parâmetros, i.e. FET, Ion e Ion/off variam 26, 27 e 121 %, enquanto que apenas Ioff diminui -41 %. A tensão de limiar também apresenta um comportamento peculiar: enquanto que em dispositivos encapsulados aumenta lentamente até atingir no máximo 37 %, na ausência de encapsulante, VT atinge o máximo 1100 % e gradualmente
diminui até inclusive mudar de sinal. Este fenômeno seria semelhante a uma desdopagem do semicondutor, tese reforçada através da redução de Ioff, ainda que muito aquém do desempenho do TFT encapsulado. É interessante notar que VT atinge o valor de -5,5 V em ambas as amostras ao
término do monitoramento, ou seja, o canal deixa de conduzir para VGS≈ 0 V.
O encapsulamento com vidro e epóxi também alterou o sinal da histerese, que passou a assumir valores positivos de 1,9 a 3,3 V, correspondendo a um valor de HF igual a -8,2 – -3,6 %. Conforme Egginger et al. [70], o sinal da histerese em VT se altera de acordo com o mecanismo
responsável por isto. Na ausência de encapsulamento, acredita-se que as alterações da curva ID x
VGS entre as varreduras direta e reversa estejam relacionadas à presença de armadilhas na interface
dielétrico/semicondutor e no volume deste último em níveis de energia próximos ao meio da faixa proibida [200]. Por outro lado, o encapsulamento do TFT em ambiente inerte de N2 altera o
mecanismo principal da histerese do semicondutor para o dielétrico, seja na interface com o semicondutor ou em seu interior. Um resumo da variação dos principais parâmetros elétricos de TFTs bottom gate sem encapsulamento ao longo do tempo é apresentado na Tabela 5.3.
O estresse elétrico por varreduras de tensão VGS produziu um efeito semelhante à
desdopagem do semicondutor. A corrente Ioff na Figura 4.57.c decresceu 98 % ao longo de ca. 3000 ciclos, implicando em um aumento de 1780 % de Ion/off. Note que Ioff diminui 51 % e Ion/off aumenta 100 % após 10 ciclos em um mesmo dia de medições, enquanto que, em relação à primeira medida do segundo dia de estudo, a redução em Ioff é de 37 % e o aumento em Ion/off de 38 %. Na Figura 4.56.c.2, esses valores são apenas 13 e 10 % para Ioff e Ion/off após 10 ciclos diluídos ao longo de 21 de monitoramento. Conclui-se assim que a realização de uma medição diária em amostras encapsuladas com vidro e epóxi em intervalos que variaram de 1 até 25 dias foram capazes de separar o estresse elétrico por tensão alternada de VGS da degradação gradual devido à presença de
O2 e H2O em concentração residual no ambiente de encapsulamento, além da própria difusão de
elétrico é comparável ao do TFT top gate sem encapsulamento da Figura 4.56.c.1, i.e. Ioff 63 % menor e Ion/off 89 % maior. Este é um indício de que a caracterização realizada um dia após o outro gerou uma degradação permanente nestes dispositivos, ainda que o intervalo entre uma medição e outra fosse de vários dias. O fato de não estar encapsulado produz dois efeitos: a degradação (i) devido à exposição à atmosfera e difusão de dopantes através do semicondutor, e (ii) oriunda do estresse elétrico da varredura de VGS. Esta afirmação é corroborada pelos pontos circulados na
Figura 4.57.c, pois o TFT encapsulado possui uma recuperação parcial da degradação em Ioff e, consequentemente, Ion/off da primeira medida de cada dia de estudo em relação ao valor original. King et al. relacionam esta variação em Ioff à presença de armadilhas rasas a cargas móveis no semicondutor [200]. No entanto, visto que tal fenômeno seria reversível, isto não explicaria o fato do TFT sem encapsulamento não se recuperar ao longo do tempo na Figura 4.56.c.1 e Ioff descrescer permanentemente.
Tabela 5.3 – Quadro quantitativo da variação dos parâmetros elétricos de TFTs top gate de P3HT sem encapsulamento
ao longo do tempo, expondo à umidade e O2, mas abrigando da luz ambiente.
Intervalo de tempo (h) Procedimento Tabela 3.7 d (nm)
Máximo de variação dos parâmetros elétricos (%) μ
FET VT Ion Ioff Ion/off
24 B 79 0 187 37 168 - 49 72 C E 55 30 3,2 4.5 29 1100 17 0,6 26 -43* - 6,7 78* 432 B 79 - 38 400 58 367 - 62 576 C 55 -49 350 51 157 -41 2376 E 30 -21 -730 -48 -79 144
* Parâmetro flutuou entre valores positivos e negativos nos primeiros dias de medição. Fonte: Cavallari (2014)
Outra consequência do estresse elétrico alternado é o deslocamento à direita da curva ID x
VGS na Figura 4.57.a. Este fenômeno é monitorado através de VT na Figura 4.57.d e acompanhado
de uma redução de até 50 % em FET na Figura 4.57.b ao término do estudo. Tal decréscimo da mobilidade dos portadores de carga pode estar relacionado, dentre outros motivos, ao próprio deslocamento de VT a valores mais negativos, pois FET depende da tensão de overdrive (i.e. VGS –
top gate é acompanhada da diminuição da histerese. Neste caso, o fato da histerese positiva tender a zero poderia estar relacionado a dois motivos: (i) alterações positivas no interior do filme de PMMA ou em sua interface com o P3HT; ou/e (ii) degradação do filme semicondutor em seu volume ou na interface com o dielétrico [70]. Considerando que a modulação de corrente do transistor aumenta, acredita-se que o primeiro motivo seja o mais coerente. Poder-se-ia considerar também que ocorre a formação de uma barreira à difusão de ar atmosférico após 5 a 7 medições por oxidação das interfaces presentes acima do canal, sendo que, após a realização de algumas medidas elétricas, o efeito do estresse elétrico por varredura da tensão VGS se torna dominante. Tal
estresse elétrico também poderia acarretar outras consequências ao dispositivo, tais como (a) a reacomodação das cadeias poliméricas do P3HT na interface com PMMA, através do aumento da cristalinidade do filme; (b) a passivação dos defeitos na interface na região do canal e, assim como discutido para a histerese, (c) a modificação do interior do filme de PMMA ou em sua interface com o P3HT.
A redução de Ioff também ocorreu após estresse por polarização DC na Figura 4.58.c. No entanto, somente para VGS < 0, pois ocorre o efeito inverso para VGS positivo na Figura 4.58.d. É
interessante notar que Ioff diminui 63 % e Ion/off aumenta 88 % para VGS = -20 V, enquanto que, se VGS = 10 V, então Ioff aumenta 140 % e Ion/off diminui 42 %. Observe que o mesmo intervalo de tempo de 127 min corresponderia a ~ 200 ciclos em tempo de integração média na Figura 4.57. Após esse período, a redução em Ioff é de 85 %, implicando em um aumento de 505 % de Ion/off. Tais valores são muito superiores aos ocasionados pelo estresse DC. Além disso, VT sempre
possui sinal oposto à variação da histerese, ou seja, se uma polarização DC negativa for aplicada à porta, então a histerese se desloca para valores mais positivos. Esse fenômeno pode ser interpretado da seguinte forma. Se VGS < 0 V e constante, então há o acúmulo de cargas positivas no canal e
preenchimento das armadilhas rasas, implicando em uma diminuição de Ioff. Paralelamente, pode ocorrer injeção de cargas negativas a partir da porta, deslocamento de íons móveis às interfaces e polarização de dipolos internamente ao PMMA, correspondendo a uma histerese tendendo a valores positivos. Se VGS > 0 V e constante, então ocorre a depleção do semicondutor na região do
canal e esvaziamento das armadilhas rasas, implicando em um aumento de Ioff. Novamente, pode ocorrer deslocamento de íons móveis às interfaces e polarização de dipolos internamente ao PMMA, porém a injeção de cargas negativas passa a ocorrer a partir do canal, correspondendo a uma histerese tendendo a valores negativos.
De acordo com a Figura 4.59, os efeitos da polarização DC são reversíveis. Assim como observado na Figura 4.57.c com a recuperação parcial da degradação após remover o estresse por tensão alternada, conclui-se que o fenômeno que ocorre no TFT é principalmente um processo de relaxação de cargas que de degradação permanente [200]. Conforme visto anteriormente, cargas positivas acumuladas lentamente relaxam ou são aprisionadas em estados menos móveis para VGS
< 0 V, resultando em uma redução de ID. Esta carga aprisionada é lentamente liberada se nenhuma
polarização for aplicada. No entanto, caso VGS > 0 V seja aplicado, o semicondutor é depletado a
partir da interface com o dielétrico e a carga aprisionada é efetivamente removida. Dependendo do histórico de caracterização elétrica do dispositivo, a presença de apenas este fenômeno já seria capaz de produzir um deslocamento em VT.