Para projetar o OTA Miller, o bloco b ´asico mais utilizado no modulador Sigma-Delta, ´e necess ´ario primeiramente polarizar todos os transistores de forma que fiquem em saturac¸ ˜ao e em uma regi ˜ao especifica de invers ˜ao. Por um lado, para manter os transistores em saturac¸ ˜ao ´e necess ´ario assegurar que a tens ˜ao de overdrive, VGS-
VT H, seja menor do que a tens ˜ao VDS − 0, 1V . Por outro lado, para fixar a regi˜ao
de invers ˜ao de cada transistor ´e necess ´ario obter as express ˜oes dos par ˆametros de projeto em func¸ ˜ao dogm/ID.
O primeiro par ˆametro a ser analisado ´e a tens ˜ao de offset referido `a entrada Vof f. A
tens ˜ao de of f set depende do descasamento entre transistores id ˆenticos dentro do circuito. As maiores contribuic¸ ˜oes de of f set s ˜ao fornecidas pelos transistores do pri- meiro est ´agio. Isto ´e devido `as tens ˜oes deof f set do segundo est ´agio serem divididas pelo ganho do primeiro est ´agio, diminuindo seu efeito quando referida na entrada do primeiro est ´agio. Para obter a express ˜ao da tens ˜ao de Of f set referido `a entrada ´e analisado o circuito da figura5.7.
5.1 Arquitetura do OTA dos integradores e do somador anal ´ogico 71
Na figura5.7 ´e considerado que as tens ˜oes de porta dos transistores do mesmo tipo est ˜ao polarizadas na mesma tens ˜aoDC (Vc e Vb1), por ´em os transistores apresentam variac¸ ˜oes nas dimens ˜oes e nos par ˆametros de processo (VT H,µO, COX). Por isto, duas
fontes de tens ˜ao,∆VO1 e ∆VO2, s ˜ao adicionadas ao circuito para garantir a igualdade
entre as correntes de saturac¸ ˜ao ID1 = ID2 e ID3 = ID4. A corrente de saturac¸ ˜ao
´e expressa de acordo com o n´ıvel de invers ˜ao. Em fraca invers ˜ao, a equac¸ ˜ao da corrente de saturac¸ ˜ao ´e a seguinte:
ID = ISe
VGS− VT HP (N )
nkUT (5.1)
onde IS = 2nkβP (N )UT2, UT = kT /q (26 mV `a 300◦K) e nk ´e o fator de inclinac¸ ˜ao
para fraca invers ˜ao. Utilizando a equac¸ ˜ao em fraca invers ˜ao dos transistoresM1 eM2
pode-se obter uma express ˜ao para a tens ˜ao∆VO1:
∆VO1 = VGS1− VGS2 = 1 nUT ln(βP 1 βP 2 ) + VT HP 1− VT HP 2 (5.2)
ChamemosVT HP 1− VT HP 2de∆VT HP eβP 1− βP 2 de∆(βP). Teremos ent ˜ao:
∆VO1 = 1 nUT ln(1 + ∆βP βP ) − ∆VT HP (5.3) Assumindo ∆βP/βP << 1, e notando que para x << 1, se cumpre ln(1 + x) = x,
podemos reduzir a express ˜ao5.3para:
∆VO1 = 1 nUT ∆βP βP − ∆VT HP (5.4) Substituindogm1/ID1 = 1 nUT
(para fraca invers ˜ao), n ´os temos:
∆VO1 =
∆βP/βP
gm1/ID1 − ∆VT HP
(5.5) Para forte invers ˜ao ´e utilizada a equac¸ ˜ao de segunda ordem da corrente dos transis- toresM1 eM2 em forte invers ˜ao pode-se obter uma express ˜ao para a tens ˜ao∆VO1:
∆VO1 = VGS1− VGS2= s 2ID1 µpCOX(WL)1 + VT H1− s 2ID1 µpCOX(WL)2 − V T H2 (5.6)
Chamando∆VT HP e∆(βP) como antes, teremos: ∆VO1 = s 2ID1 βP [1 − s 1 1 + ∆βP βP ] + ∆VT HP (5.7)
Assumindo∆βP/βP << 1, e notando que para x << 1, se cumpre√1 + x ∼= 1 + x/2 e
√
1 + x−1 ∼= 1− x/2, podemos reduzir a express˜ao5.7para:
∆VO1 = s 2ID1 βP [∆βP 2βP ] − ∆VT HP (5.8) Substituindogm1/ID1 = q ID1
2βP (para forte invers ˜ao), n ´os temos:
∆VO1 =
∆βP/βP
gm1/ID1 − ∆V
T HP (5.9)
Das equac¸ ˜oes 5.5 e 5.9 pode-se concluir que para fraca invers ˜ao e forte invers ˜ao, a ∆VO1 tem a mesma relac¸ ˜ao. Considerando as variac¸ ˜oes de βP e VT HN (P ) como
vari ´aveis rand ˆomicas independentes, o desvio padr ˜ao deVO1 ser ´a:
σ2(∆VO1) =
σ2(∆β P/βP)
(gm1/ID1)2
+ σ2(∆VT HP) (5.10)
De forma equivalente ´e poss´ıvel determinarσ2(∆V
O2), que ´e igual a:
σ2(∆VO2) =
σ2(∆β N/βN)
(gm3/ID3)2
+ σ2(∆VT HN) (5.11)
Ao referir∆VO2 `a entrada do OTA, a equac¸ ˜ao5.11fica multiplicada pelo fatorgm23/gm21.
Portanto a varianc¸a da tens ˜ao de offset referida `a entrada, σ2(∆V
of f), em func¸ ˜ao de
gm/ID e das variac¸ ˜oes de processo dos transistores ´e dada pela equac¸ ˜ao5.12.
σ2(∆Vof f) = [ σ2(∆β N/βN) (gm3/ID3)2 + σ)2(∆VT HN]( gm3/ID3 gm1/ID1 )2+ σ 2(∆β P/βP) (gm1/ID1)2 + σ2(∆VT HP) (5.12) Da equac¸ ˜ao5.12 pode-se deduzir que o valor degm1/ID1 egm3/ID3 devem ser altos
para diminuir Vof f. Isto ´e conseguido projetando estes transistores perto da regi ˜ao de
5.1 Arquitetura do OTA dos integradores e do somador anal ´ogico 73
A variac¸ ˜ao de par ˆametros de processo e dimens ˜oes tamb ´em pode gerar erros na c ´opia dos espelhos de corrente. Da refer ˆencia [31] ´e derivada a express ˜ao5.13para o desvio padr ˜ao da corrente em fraca e forte invers ˜ao, σ2(∆I
I ), para um espelho de
corrente com transistores tipo-P.
σ2(∆I
I ) = σ
2(∆β
P/βP) + σ2(∆VT HP)(gm5/ID5)2 (5.13)
Da equac¸ ˜ao5.13pode-se deduzir que o valor degm5/ID5 deve ser baixo para reduzir
a variac¸ ˜ao na c ´opia da corrente. ´E por isto que os transistores que funcionam como espelhos de corrente (M5,M6 eM9) devem ser projetados perto da regi ˜ao de invers ˜ao
forte. Na tabela5.1s ˜ao resumidos as regi ˜oes de invers ˜ao dos transistores dos OTAs recomendadas para minimizar oof f set de tens ˜ao e de corrente.
Tabela 5.1: Regi ˜oes de Invers ˜ao recomendadas dos transistores do OTA Miller
T ransistores Regi˜ao de Invers˜ao M1, M2 F raca, M oderada
M3, M4, M7, M8 F raca, M oderada
M5, M6, M9 F orte, M oderada
Da tabela5.1podemos obter as faixas degm/ID para cada transistor. Por ´em, n ˜ao se
tem os valores exatos de gm/ID de cada transistor. Para evitar a tens ˜ao de of f set
sistem ´atico, os espelhos de corrente M5, M6 e M9, figura 5.3, devem ter o mesmo
VGS [1]. O mesmo deve ocorrer para os transistoresM3, M4, M7 e M8. Utilizando as
condic¸ ˜oes de saturac¸ ˜ao e invers ˜ao forte estabelecidas neste cap´ıtulo,VG5 (tens ˜ao de
porta do transistor M5) pode ser limitado pela desigualdade5.14.
VDD− VT HP − 0, 15 > VG5 > max{VOU T,max− VT HP, VP − VT HP} (5.14)
ondeVP ´e a tens ˜ao de dreno do transistor M5. Para obter este valor ´e necess ´ario saber
o gm/ID dos transistores M1 e M2. Este par ˆametro pode ser obtido das func¸ ˜oes do
SR e fT (especificados na sec¸ ˜ao 4.5), considerando um baixo consumo de corrente.
Existem dois tipos deSR, o SR positivo (SR+) e oSR negativo (SR−). Nesta topologia
estesSRs podem ser expressos pelas equac¸ ˜oes5.15e5.16.
SR+ = min[2ID2 Cc ,
ID6− ID7− ID1
CL
SR−= min[2ID1 Cc ,
ID7− ID1
CL
] (5.16)
ondeCL ´e a capacit ˆancia de carga do OTA e IDi ´e a corrente do transistor Mi.
Neste tipo de topologia CC ≈ CL, ID7 >> ID1 e ID6 >> ID1. Assim SR ∼= SR+ ∼=
SR− = 2ID1
Cc e a correnteID1 pode ser expressa como:
ID1 =
CcSR
2 (5.17)
OfT, para esta topologia ´e dado pela equac¸ ˜ao5.18[1].
fT =
gm1
2πCC
(5.18) Da equac¸ ˜ao 5.18 pode-se obter a corrente ID1 em func¸ ˜ao do fT. Esta express ˜ao ´e
mostrada na equac¸ ˜ao5.19.
ID1=
2πCCfT
gm1/ID1
(5.19) Para determinar o menor valor deID1devem ser comparadas as curvas das equac¸ ˜oes
5.17e5.19. Para isto ser ˜ao utilizados os valores especificados para o SR (3, 65V /µs) e para o fT (12, 1M Hz) e gm1/ID1 ´e variado entre 0 e 30. Como CC ´e diretamente
proporcional `as duas express ˜oes deID1, pode-se escolher um valor arbitr ´ario deCC =
12pF . Na figura 5.8s ˜ao mostradas duas curvasID1 versus gm1/ID1, uma paraSR =
3, 65V /µs e outra para fT = 12, 1M Hz.
Como pode ser visto na figura 5.8, a curva do fT sempre ´e maior que a curva para
SR, em consequ ˆencia, o gm1/ID1 pode tomar qualquer valor entre zero e trinta. Como
a curva do fT n ˜ao intercepta a curva do SR pode-se dizer que o OTA n ˜ao ´e limitada
pelo SR.
Da an ´alise anterior pode-se obter o limite de gm1/ID1 dos transistores M1 e M2.
Por ´em, para obter o valor dogm1/ID1 ainda ´e necess ´ario conhecer os limites de esta-
bilidade. Um par ˆametro importante para verificar a estabilidade ´e a Margem de Fase (M F ). Este par ˆametro pode ser aproximado pela seguinte express ˜ao [1]:
M F ∼= 90− tg−1(wt weq
5.1 Arquitetura do OTA dos integradores e do somador anal ´ogico 75 0 5 10 15 20 25 30 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1x 10 −3
gm
1/I
D1I
D1(A)
SR=3,65V/µ s fT=12,1MHzFigura 5.8: Obtenc¸ ˜ao do limite de ID1 do OTA 1 em func¸ ˜ao dogm1/ID1
ondewt ´e a frequ ˆencia unit ´aria de lac¸o aberto; a frequ ˆencia weq ´e a frequ ˆencia do p ´olo
que modela os p ´olos de frequ ˆencias altas e ´e dado pela equac¸ ˜ao [1]:
1 weq = m X i=2 1 wpi − m X i=1 1 wzi (5.21)
onde wpi ´e a frequ ˆencia do i- ´esimo p ´olo, wzi ´e a frequ ˆencia do i- ´esimo zero e wp1 <
wp2 < ... < wpn.
Considerando que o segundo p ´olo, wp2, ´e bem menor que os outros p ´olos e zeros,
podemos aproximarweq awp2. Assim a margem de fase pode ser expressa como:
M F ∼= 90− tg−1( wt wp2
) (5.22)
Para que o OTA fique est ´avel, oM F deve ser de pelo menos 60◦, por ´em considerando
as variac¸ ˜oes de processo, ´e prudente fazer oM F superior a 80◦. Isto pode ser conse-
guido colocando o p ´olowp2 em uma frequ ˆencia pelo menos 10 vezes maior do que a
frequ ˆenciawt.
Na topologia do OTA Miller, considerandoRc = 0 o segundo p ´olo dominante, wp2pode
ser expresso como:
wp2= −gm7
CL
onde gmi ´e a transconductancia do transistor Mi. A partir da equac¸ ˜ao 5.23 pode-se
construir a express ˜ao 5.24 para a corrente ID7 que dependa da vari ´avel de projeto
gm7/ID7
ID7 =
wp2CL
(gm7/ID7)
(5.24) A partir da equac¸ ˜ao5.24pode-se obter as curvas da figura5.9variandogm7/ID7entre
0 e 30 e fixando wp2= 10wt. 0 5 10 15 20 25 30 0 1 2 3 4 5 6x 10 −3 gm 7/ID7 I D7 [A] OTA1 OTA2 OTA3 OTA4
Figura 5.9: Relac¸ ˜ao entre ID7 egm7/ID7para as quatro OTAs
Como pode ser deduzido da equac¸ ˜ao 5.24 e da figura 5.9, a corrente ID7 ´e inversa-
mente proporcional agm7/ID7. Para minimizar ID7, a maior corrente dos est ´agios do
OTA, tem que ser escolhidos valores altos de gm7/ID7, invers ˜ao fraca. Por ´em, altos
valores degm7/ID7 implicam em dimens ˜oes dos transistores enormes, consequente-
mente, capacit ˆancias de sa´ıda altas. Por este motivo, o valor de gm7/ID7 ´e conveni-
entemente ajustado para cada OTA. Os transistores M3 e M4 ser ˜ao projetados com
o mesmo gm/ID do transistor M7 para assegurar uma tens ˜ao de of f set sistem ´atico
baixa.
Para diminuir o consumo de corrente sem aumentar descasamento nos espelhos de corrente ´e necess ´ario que o fator de c ´opia dos transistores seja tr ˆes como m ´aximo.
5.1 Arquitetura do OTA dos integradores e do somador anal ´ogico 77
Portanto, ser ´a fixado a seguinte relac¸ ˜ao entre as correntes do OTA.
ID7= 3ID5 = 6ID1 (5.25)
Do valor de ID1 e com a ajuda da an ´alise da figura 5.8 pode-se obter gm1/ID1 e a
tens ˜ao VP. Por ´ultimo, o capacitor de compensac¸ ˜ao CC pode ser obtido a partir da
express ˜ao5.26. 10(gm1/ID1)CL 3(gm7/ID7) < CC < ID1 SR (5.26)
Os valores de gm1/ID1, ID5, CC, VP, gm5/ID5, VG5, ID7, gm7/ID7, VGS7 obtidos para
cada OTA s ˜ao listados na tabela5.2.
Tabela 5.2: Dados obtidos no projeto dos OTA
OT A gm1/ID1 ID5 VP gm5/ID5 VG5 ID7 gm7/ID7 VGS7 [V−1] [µA] [V ] [V−1] [V ] [µA] [V−1] [mV ] OT A 1 20 90 0, 97 6 1, 1 270 20 370 OT A 2 22, 5 25 0, 9 6 1, 1 75 22, 5 300 OT A 3 24 15 0, 87 6 1, 1 45 24 270 OT A 4 24 20 0, 87 6 1, 1 60 24 270
Na tabela5.2o OTA 4 tem umgm1/ID1 reduzido devido a sua limitac¸ ˜ao deSlew Rate.
A partir dos par ˆametros da tabela anterior pode-se achar as dimens ˜oes dos transisto- resM1,M2,M3,M4,M5,M6,M7,M8 eM9 para os quatro OTAs (tabela5.3).
Tabela 5.3: Dimens ˜oes dos transistores dos OTA 1, 2, 3 e 4
T ransistores WOT A1 LOT A1 WOT A2 LOT A2 WOT A3 LOT A3 WOT A4 LOT A4 [µm] [µm] [µm] [µm] [µm] [µm] [µm] [µm] M1, M2 8x(40,5) 0, 5 32x(66,6) 0, 5 64x(22) 0, 5 64x(30) 0, 5 M3, M4 4x(41,25) 0, 5 6x(37,5) 0, 5 6x(48) 0, 5 6x(64) 0, 5 M8, M9 12x(42) 2 4x(17,3) 2 4x(2,6) 2 4x(2,4) 4 M5 4x(42) 2 12x(17,3) 2 12x(2,6) 2 12x(2,4) 4 M6, M7 24x(41,8) 0, 5 36x(37,5) 0, 5 36x(48) 0, 5 24x(64) 0, 5
Na an ´alise anterior, foi consideradoRC = 0. Esta condic¸ ˜ao gera um zero na func¸ ˜ao de
transfer ˆencia, o qual pode ser expresso na equac¸ ˜ao5.27:
wz =
gm7
Cc
Este zero introduz um deslocamento de fase positiva na func¸ ˜ao de transfer ˆencia do OTA fazendo a estabilidade mais dif´ıcil. E poss´ıvel conseguir uma adequada´ compensac¸ ˜ao do MF adicionando uma resist ˆencia em s ´erie com a capacit ˆancia CC.
Esta resist ˆencia gera um terceiro p ´olo a altas frequ ˆencias e modifica o zero da equac¸ ˜ao
5.27. O terceiro p ´olo n ˜ao tem muito efeito na resposta de frequ ˆencia do OTA e o zero ser ´a expresso como:
wz,RC =
1
Cc(−1/gm7+ RC)
(5.28) Esta express ˜ao sugere tr ˆes caminhos para reduzir o efeito do zero como ´e mostrado em [1]. O primeiro caminho ´e fazer RC ≈ 1/gm7 o que coloca o zero no infinito. O
segundo caminho ´e aumentar o valor de RC de forma a deslocar o zero ao plano
esquerdo, cancelando o segundo p ´olo dominante. O terceiro caminho ´e aumentar mais RC at ´e o zero atingir uma frequ ˆencia um pouco maior do que o wT. Para este
caso, o zerowz,RC deve satisfazer a seguinte express ˜ao:
wz,RC = 1, 2wT (5.29)
Comowz,RC ∼= 1/(RCCC) e wT = gm1/Cc, ent ˜ao RC deve ser escolhido de acordo com a relac¸ ˜ao:
RC =
1 1, 2gm1
(5.30) A resist ˆenciaRC ´e fixada utilizando um dos tr ˆes caminhos de compensac¸ ˜ao apresen-
tados anteriormente (o primeiro). O valor de RC e CC para cada OTA ´e listado na
tabela5.4
Tabela 5.4: Resistores e capacit ˆancias dos OTA 1, 2, 3 e 4
Bloco RC CC [kΩ] [pF ] OT A1 0, 1 10 OT A2 1, 1 4 OT A3 5 2, 1 OT A4 2, 5 3