10.1
T´opicos Desenvolvidos
A proposta apresentada e o desenvolvimento dos projetos do roteador e dos blocos BCGN e BCERP possuem algumas caracter´ısticas inovadoras tanto em rela¸c˜ao `a id´eia da proposta quanto `a pr´opria arquitetura adotada. Os pontos mais relevantes s˜ao:
• O desenvolvimento de uma arquitetura reconfigur´avel e multiprocessada que permite o mapeamento tecnol´ogico de sistemas descritos em Redes de Petri diretamente no n´ıvel comportamental, sem a necessidade de uma descri¸c˜ao em n´ıveis menos abstratos;
• A possibilidade de implementa¸c˜ao f´ısica de sistemas descritos em Redes de Petri T- temporizadas que possuem diferencia¸c˜ao entre as marcas e probabilidade de disparo entre as transi¸c˜oes;
• A utiliza¸c˜ao de um sistema de comunica¸c˜ao composto por roteadores ao inv´es de um barramento composto por chaves reconfigur´aveis;
• A possibilidade de extens˜ao da arquitetura proposta para uma estrutura 3-D, utili- zando dois tipos diferentes de roteadores, com cinco ou seis canais de comunica¸c˜ao; • O desenvolvimento em hardware de um algoritmo distribu´ıdo para a resolu¸c˜ao de
conflito comportamental entre as transi¸c˜oes de uma Rede de Petri; e
• A possibilidade de se enviar v´arios pacotes de configura¸c˜ao ao mesmo tempo, dis- tribuindo paralelamente e agilizando o processo de configura¸c˜ao dos blocos BCGNs e BCERPs.
10.2
Sugest˜oes para Trabalhos Futuros
Na etapa de programa¸c˜ao da arquitetura proposta ´e necess´ario o envio de pacotes de configura¸c˜ao para os blocos BCGNs e BCERPs. Para automatizar o processo de
configura¸c˜ao da arquitetura, seria ´util o desenvolvimento de um programa capaz de gerar
esses pacotes de configura¸c˜ao a partir da descri¸c˜ao em Rede de Petri do sistema a ser implementado.
As transi¸c˜oes de entrada e sa´ıda de uma Rede de Petri devem ser alocadas em blocos BCERPs pr´oximos uns dos outros. Se as transi¸c˜oes de entrada e sa´ıda forem alocadas em blocos BCERPs muito distantes uns dos outros, os pacotes de dados, no processo de execu¸c˜ao da arquitetura, ter˜ao que atravessar uma grande quantidade de roteadores at´e chegarem aos seus destinos. Por isso, transi¸c˜oes que se comunicam diretamente devem ser mapeadas em blocos BCERPs pr´oximos uns dos outros para que se reduza o tempo de comunica¸c˜ao entre eles. O desenvolvimento de um algoritmo de otimiza¸c˜ao para mapear adequadamente as transi¸c˜oes nos blocos BCERPs poderia reduzir o custo de comunica¸c˜ao entre os blocos de configura¸c˜ao da arquitetura proposta.
A arquitetura proposta pode ser adaptada para implementar Redes de Petri tempo-
rais (WANG, 1998) e redes estoc´asticas (MARSAN, 1990) (WANG, 1998), o que aumentaria
o poder de modelagem dos sistemas. Nas redes temporais, pode-se utilizar o pr´oprio
bloco BCGN projetado para a gera¸c˜ao de n´umeros pseudo-aleat´orios que ser˜ao utilizados
pelos blocos BCERPs para definir, dentro do intervalo de disparo, o momento em que a transi¸c˜ao ser´a disparada. Em redes estoc´asticas, deve-se projetar um bloco de confi-
gura¸c˜ao capaz de gerar n´umeros pseudo-aleat´orios com uma distribui¸c˜ao n˜ao uniforme,
como, por exemplo, a exponencial ou a gaussiana. N´umeros pseudo-aleat´orios com dis-
tribui¸c˜ao n˜ao uniforme podem ser gerados a partir de n´umeros pseudo-aleat´orios com
distribui¸c˜ao uniforme. Para isso, aplica-se uma determinada f´ormula, definida de acordo
com a distribui¸c˜ao pretendida, no n´umero uniformemente gerado. Portanto, a inclus˜ao,
no pr´oprio bloco BCGN projetado, de uma l´ogica capaz de implementar essa f´ormula viabilizaria o tratamento de Redes de Petri estoc´asticas.
Utilizando o programa de gera¸c˜ao de pacotes de configura¸c˜ao e o algoritmo de ma- peamento dos elementos da Rede de Petri nos blocos BCERPs pode-se desenvolver uma plataforma integrada de trabalho que permitir´a ao projetista descrever um sistema gra- ficamente por meio de uma Rede de Petri, analisar e verificar erros da rede modelada e implement´a-la fisicamente na arquitetura proposta.
Uma possibilidade interessante para a continuidade deste projeto ´e a implementa¸c˜ao da arquitetura proposta em um circuito integrado e as respectivas an´alises da arquitetura.
10.3
Conclus˜ao
O primeiro bloco desenvolvido foi o roteador do sistema de comunica¸c˜ao. Posterior-
mente, foi elaborado o bloco BCGN para a gera¸c˜ao de n´umeros pseudo-aleat´orios. Por
´
ultimo, foi desenvolvido o bloco BCERP, respons´avel pela implementa¸c˜ao de lugares e transi¸c˜ao da Rede de Petri. Foi feita uma escolha minuciosa dos circuitos digitais ade- quados para cada bloco da arquitetura proposta e, posteriormente, foi realizada uma descri¸c˜ao detalhada em VHDL dos blocos projetados, uma vez que a arquitetura previa um processamento da Rede de Petri estritamente por hardware.
Devido `a complexidade da arquitetura proposta, foi adotada a estrat´egia de se buscar a resposta de cada bloco individualmente prevendo posteriores interliga¸c˜oes para a forma¸c˜ao de blocos mais complexos. Os resultados obtidos nos processos de simula¸c˜ao e de teste dos blocos BCERP e BCGN e do roteador, bem como do sistema completo, foram muito satisfat´orios e mostraram a viabilidade da arquitetura proposta. Tendo como base a fam´ılia de FPGAs STRATIX, o roteador projetado possui 464 elementos l´ogicos, o bloco BCGN possui 235 e o bloco BCERP utiliza 1100 elementos l´ogicos. V´arias Redes de Petri foram utilizadas para a valida¸c˜ao e verifica¸c˜ao do tempo de execu¸c˜ao da arquitetura. Em m´edia, uma Rede de Petri com 8 transi¸c˜oes e 32 lugares ´e processada em torno de 5, 35µs, levando em considera¸c˜ao uma Rede de Petri T-temporizada; com a mesma estrutura da rede, por´em sem a realiza¸c˜ao de temporiza¸c˜ao, a rede ´e processada em 0, 71µs, conseguindo-se com isso, um ganho de velocidade de 7,53 vezes em rela¸c˜ao `a uma rede T-temporizada. No processo de configura¸c˜ao da Rede de Petri, a arquitetura levou, no pior caso, 3, 42µs para enviar 133 pacotes ou 4256 bits de configura¸c˜ao.
A arquitetura foi mapeada em alguns FPGAs para a verifica¸c˜ao da quantidade de l´ogica gasta para a sua implementa¸c˜ao e da quantidade de blocos l´ogicos que podem ser inclu´ıdos em um FPGA. Em FPGAs EP1S40, da fam´ılia STRATIX, ´e poss´ıvel o mapeamento de uma arquitetura 5x4, com 19 blocos BCERPs, 20 roteadores e 1 bloco BCGN. Nesta arquitetura 5x4 ´e poss´ıvel o mapeamento de at´e 19 transi¸c˜oes e 76 lugares. Em FPGAs EP1S80, ´e poss´ıvel o mapeamento de uma arquitetura 7x6, com 41 blocos BCERPs, 42 roteadores e 1 bloco BCGN. Nesta arquitetura 7x6 ´e poss´ıvel o mapeamento de at´e 41 transi¸c˜oes e 164 lugares.