Font principal

Em memórias de apenas leitura, ou Read Only Memory (ROM), durante operações normais, nenhum dado novo pode ser escrito, apenas seus dados pré-gravados podem ser lidos.

As ROMs são usadas para armazenar dados que não mudam durante as operações normais de um sistema. Por exemplo, um uso amplo das ROMs é normalmente armazenar de forma não-volátil programas dos sistemas operacionais de microcomputadores, tal como o programa BIOS (Basic Input e Output Services). ROMs também são muito utilizadas para armazenamento de programas ou dados em equipamentos controlados por microprocessador, tais como caixas registradoras eletrônicas, aparelhos e sistemas de segurança.

As figuras seguintes exibem em (a) um diagrama em bloco típico de uma ROM, em (b) uma tabela mostrando os dados binários de cada endereço e em (c) a mesma tabela em representação hexadecimal.

ARQUITETURA DE UMA ROM

A arquitetura (estrutura interna) simplificada de uma ROM de 16 endereços x 8 bits está exibida na figura seguinte. A matriz de registradores armazena os dados que são programados na ROM. Os decodificadores de endereços das linhas A3A2A1A0 determinam qual dos registradores interno de 8 bits colocará sua palavra de dados no barramento de dados.

As ROMs se dividem em tipos em conformidade com a maneira como são programadas, apagadas e reprogramadas.

ROM PROGRAMADA POR MÁSCARA

A ROM programada por máscara tem suas posições escritas (programadas) pelo fabricante de acordo com as especificações do cliente. Um negativo fotográfico denominado máscara é usado para controlar as interconexões elétricas no chip. ROMs programadas por máscara são normalmente conhecidas apenas por ROMs. Uma vez que o termo ROM é utilizado para designar uma classe de memórias que englobam diversas sub-classes, a designação MROM pode também ser usada para designação de ROMs programadas por máscara.

A figura seguinte exibe um exemplo de uma estrutura interna de uma MROM MOS utilizando MOSFET para cada célula de memória, contendo os dados gravados mostrados na tabela. Um conexão de fonte aberta armazena 0 e uma conexão fechada armazena 1.

O CI TMS 47256 é uma versão NMOS de MROM que tem capacidade de 32 K x 8. Seu símbolo é mostrado na próxima figura. Ela possui duas entradas de habilitação, E e S. Ambas tem que estar em nível baixo para habilitar as saídas da MROM. A entrada E também é responsável por realizar a função power-down (redução de consumo). Quando essa entrada é mantida em nível alto, os circuitos internos do chip são colocados em standby, consumindo apenas um quarto de corrente que consumiria em operação normal. O tempo de acesso desse CI é 200 ns e uma potência standby de 82,5 mW. A versão CMOS desse CI, o TMS 47C256 tem um tempo de acesso de 100 ns e uma potência standby de apenas 2,8 mW.

A PROM (Programmable Read Only Memory) é uma ROM com conexões a fusíveis que são programáveis pelo usuário. Da mesma forma que a MROM, a PROM uma vez programada não poderá ser apagada e reprogramada.

A estrutura da PROM com conexões a fusíveis é muito similar a da MROM, onde no processo de programação, determinadas conexões são deixadas intactas ou são abertas para programar as células de memória como nível 1 ou 0, respectivamente. As PROMs são fornecidas pelo fabricante com todas as conexões com um fusível intacto, fechado, ou nível 1. A próxima figura exibe mostra exibe um exemplo dessas conexões que podem ser programadas, onde o MOSFET Q0 está programado para ser 1 (fusível intacto) e Q1 está programado para ser 0 (fusível aberto por uma alta corrente no processo de gravação).

O processo de gravação de uma PROM é normalmente feito por um equipamento programador de PROM. O CI TMS27PC256 é uma PROM CMOS com capacidade de 32 K x 8, com dissipação de potência standby de 1,4 mW, disponível com tempos de acesso de 100 a 250 ns.

ROM PROGRAMÁVEL E APAGÁVEL (EPROM)

Uma EPROM (Erasable Programmable Read Only Memory) é uma ROM que pode ser programada, apagada e reprogramada pelo usuário quantas vezes for necessário. A programação de uma EPROM envolve a aplicação de níveis especiais de tensão nas entradas apropriadas do chip durante um intervalo de tempo específico. Suas células de armazenamento são constituídas de transistores MOS com uma porta de silício sem conexão. No seu estado normal, cada transistor está desligado e cada célula armazena um nível lógico 1. Um transistor pode ser ligado permanentemente durante o processo de programação, a célula estará gravada então com nível 0.

PROM APAGÁVEL POR ULTRA VIOLETA (UVEPROM)

A UVPROM é uma EPROM que pode ser apagada pela aplicação de luz ultravioleta (UV). Uma vez programada uma célula da UVEPROM ela pode ser apagada pela exposição à luz ultra-violeta (UV) aplicada através de uma janela transparente no chip. A luz ultravioleta produz uma foto-corrente que remove a carga armazenada, desligando o transistor e restaurando o valor lógico da célula para 1. Não há possibilidade de apagar apenas células selecionadas, e o processo de apagamento ocorre em todas as células ao mesmo tempo. Uma vez a pagada a EPROM pode ser reprogramada.

O CI 2732 é uma UVEPROM CMOS de pequena capacidade, 4 K x 8, que durante a operação normal opera com +5 V. As figuras seguintes exibem em (a) o símbolo lógico do 2732, em (b) seu encapsulamento típico com a janela para apagamento por UV e em (c) sua tabela funcional.

Ela apresenta 12 linhas de endereços (212=4096=4K), 8 linhas de dados, uma entrada de controle de habilitação CE (chip enable), uma habilitação de saída de dados OE(output enable), que em operação normal deixa o dispositivo em estado de alta impedância se estiver em nível alto (desligamento virtual do barramento). Quando em modo de programação o pino OE/Vpp recebe uma tensão especial necessária para gravação de dados.

PROM APAGÁVEL ELETRICAMENTE (EEPROM)

A EEPROM (Eletrically Erasable Programmable Read Only Memory) é uma PROM apagável pela aplicação de tensões elétricas apropriadas ao seu pinos. A EEPROM mantém a mesma estrutura de porta flutuante da EPROM, mas com o acréscimo de uma região muito fina de óxido acima do dreno do MOSFET da célula de memória. Aplicando-se uma tensão alta entre a porta do MOSFET e o dreno, uma carga pode ser induzida na porta flutuante, onde permanece de forma não volátil. A aplicação de uma tensão reversa de uma tensão de mesmo nível faz com que a carga contida na porta flutuante seja removida, apagando-se assim a célula.

Como esse mecanismo de transporte de carga requer correntes muito baixas, o apagamento e a programação de uma EEPROM podem ser feitos no próprio circuito, sem a necessidade de dispositivos externos para essa finalidade. As primeiras EEPROMs necessitavam de circuitos de suporte externos apropriados para geração da tensão de programação (Vpp) de 21 V e controle de temporização e sequenciamento das operações de apagamento e programação. Os componentes mais recentes, como o CI 2864 da Intel, integram esses circuitos de suporte no mesmo chip que a matriz de memória, e assim requerem apenas um pino de alimentação de + 5 V.

O símbolo lógico da EEPROM 2864 é mostrado na figura (a) a seguir, e seus modos de operação estão na tabela da figura (b). Esse CI é organizado em uma matriz de 8 K x 8 (13 linhas de endereço) e 8 pinos de entrada/saída de dados (I/O). Os sinais de controle determinam o modo de operação da EEPROM. O sinal OE(Output Enable)em nível alto mantém o chip em estado de espera em baixa potência. Para ler o conteúdo de uma posição de memória, as linhas de endereços são estabelecidas e a linha de controle CE(Chip Enable) é colocada em nível baixo, e as linhas de dados que estavam virtualmente desconectadas do circuito externo, voltam a se conectar aos barramentos.

A operação de gravação ocorre pelo estabelecimento do endereço a ser gravado, acionamento em nível baixo dos sinais CE e WE(Write Enable). Os dados devem estar disponíveis nas linhas de I/0 antes que os sinais de habilitação de chip e habilitação de escrita retornem ao nível alto. Os dados são efetivamente internados na EEPROM na borda de subida de WE. A operação de internação de dados tipicamente consome 200 ns. Após a internação dos dados em buffers internos, circuitos em seu interior realizarão operações de apagamento do endereço selecionado na matriz da EEPROM e escritura com o novo dado dos buffers. Essas operações de apagamento e gravação consomem normalmente 5 ms.

MEMÓRIA FLASH

As EPROMs oferecem tempos de acesso reduzidos (normalmente 120 ns), tem alta densidade e baixo custo por bit. As EEPROMs, possuem rápido acesso, mas tem baixa densidade e custo muito maior do que o das EPROMs. As memórias flash tem a capacidade da EEPROM de apagamento no próprio circuito, e possui densidades e custo muito próximos daqueles apresentados pelas EPROMs, mantendo a alta velocidade de leitura de ambos os tipos. Estruturalmente uma célula de memória flash é semelhante à célula com um único transistor da EPROM.

As memórias flash são assim chamadas em função dos seus curtos tempos de apagamento e de escrita. A maioria dos chips flash possui uma operação de apagamento total, com um tempo de centenas de milissegundos para essa operação. Algumas memórias flash mais recentes oferecem modo de apagamento por setor, evitando-se a necessidade de apagar e reprogramar todas as células quando apenas uma parte da memória precisa ser atualizada. Uma memória flash típica tem um tempo de escrita de 10 microsegundos por byte (na EPROM esse tempo de 100 microssegundos, e na EEPROM é de 5 milissegundos).

As figuras seguintes mostram em (a) o símbolo lógico do chip de memória flash 28F256A da Intel e em (b) sua tabela de modos de operação. A capacidade desse chip é de 32 K x 8 linhas de endereços de A0

a A14 e linhas bidirecionais de dados DQ0 a DQ7. Os pinos de dados entram em estado de alta impedância (flutuação) quando o chip não está selecionado (CE =1) ou quando as saídas estão desabilitadas (OE=1). A linha WEé utilizada para permitir operações de escrita na memória. Este CI requer duas tensões de alimentação, Vcc= + 5 V usado para o circuito lógico e Vpp = 12 V para apagar/programar. Chips mais recentes geram Vpp internamente a partir de uma única fonte de alimentação externa de 1,8 V.

Para o CI 28F256A se o pino de Vpp não receber tensão superior a 6,5 V, a operação de escrita não pode ser realizada e o chip apenas pode ser lido; portanto, ele atua como uma memória apenas de leitura (ROM).